次世代のFPGAやSoCを制作するエンジニアの検証ニーズに対応します!
Riviera-PROは、次世代の最先端FPGAやSoCを制作するエンジニアの検証ニーズに対応します。テストベンチ生産性の最大化、再利用、高性能シミュレーション・エンジンとデバッグ機能を様々な抽象レベルで統合することによる自動化、さらには最新言語と検証ライブラリ規格のサポートなどが、Riviera-PROで実現できます。
※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
基本的な特徴
広範な言語サポート
・SystemVerilog/Verilog/VHDL/SystemC/EDIF
・アサーション(SVA、PSL、OVA、OVL)
・OVM/UVM/OS-VVMライブラリ
・Matlab/Simulinkインタフェース
・Keysight SystemVueインタフェース
高速シミュレーション
・シングルカーネル・アーキテクチャ
・シミュレーション最適化エンジンを搭載
・マルチコアCPUによる加速
・ハードウェア・アシスト・シミュレーション
デバッグ、解析機能
・波形表示/比較/ソースリンク
・コード/ファンクション・カバレッジ
・Xトレース、アドバンストデータフロー
・クラス階層の可視化機能
・UVMグラフィカルデバッグツール等
・QEMU コ・シミュレーション
Windows、Linux OS の両方で32/64bit をサポート
製品カタログ | ダウンロード |
---|
メーカー | アルデック・ジャパン |
---|---|
メーカー製品情報ページ | https://www.aldec.com/jp/products/functional_verification/riviera-pro |
登録カテゴリ |