高速デジタルデザインにおけるクロックの真のジッタ性能の検証

高速デジタルデザインにおけるクロックの真の ジッタ性能の検証 高速デジタルデザインのデータレートが増加し、システム全体のジッタのリミットは厳しくなる 一方です。これは、特にクロックツリーのさまざまなコンポーネントにあてはまり、各コンポーネ ントでは基準クロック、クロックバッファー、ジッタアッテネータのジッタリミットがさらに厳しく なっています。位相雑音感度が高いため、これらのテストには位相雑音アナライザが測定器と して最適です。 位相雑音の測定 高スルーレートのクロックの場合、クロックジッタは主にクロッ クの位相雑音によって決まります。AMノイズはクロックの高ス ルーレートによって大きく抑制されるため、通常はクロックジッ タ全体の発生原因にはなりません。クロックジッタを正確に測 定するには、位相雑音測定で高いAM抑圧を実現することが重 要です。 位相雑音の重み付け PCIeなどの高速テクノロジーでのジッタ測定では通常、 TX PLL、RX PLL、およびCDR伝達関数のシステムへの影響を 含める必要があります。得られた全体的なシステム伝達関数 は、定義されたジッタ積分範囲でジッタを積分する前の評価雑 課題 音フィルターとして、測定された位相雑音トレースに適用され 高速デジタルデザインにおけるクロックのジッタ測定は、ま ます。 すます困難になっています。例えば、PCIe 5.0で使用されるデ ータレートは最大32ギガ転送／秒（GT/s）ですが、1)基準クロ 重み付けされた位相雑音の積分 ックの対応するジッタリミットは150 fs（RMS）です。最新の 重み付けされた位相雑音は通常、クロックのナイキスト周波数 PCIe 6.0規格では64 GT/sのデータレートが導入され、基準ク （クロックレートの半分）まで積分されます。さらに上まで積分 ロックのジッタリミットは100 fsです。位相雑音アナライザは、 される場合もあります。この場合、位相雑音も、より高い周波数 ジッタ測定フロアが優れているので、最新の高速クロックを測 オフセットまで測定する必要があります。 定するのに最適です。EMIの影響を最小限に抑えるため、 PCIe、USB、HDMI™などのテクノロジーでは通常、スペクトラ ム拡散クロック方式（SSC）を使用し、低周波FMを基準クロッ クに適用します。SSCはクロックにさらにストレスを印加するの で、SSC ONモードではクロックジッタも検証する必要があり ます。 ローデ・シュワルツのソリューション クロックジッタの測定は通常、以下から構成されます。 ► 位相雑音の測定 ► 対応するシステム伝達関数に基づいた位相雑音の重み付け ► 定義されたジッタ積分範囲での重み付けされた位相雑音 の積分 PCIe基準クロック（SSC ON）でのジッタ測定。 1) ギガ転送／秒。 Application Card | Version 03.00

R&S®FSWP 位相雑音アナライザ/VCOテスタは、デジタル復調 器アーキテクチャーを備えているため、位相雑音とAMノイズを 並列に測定し、位相雑音測定で非常に高いAM抑圧を実現で きます。このアーキテクチャーでは、SSC ONモードでの基準ク ロックの測定も行えます。業界最高レベルの位相雑音感度も備 えており、R&S®FSWP-B60オプションまたはR&S®FSWP-B61 オプションの追加により相互相関による機能強化が可能です。 さらに、複雑なクロックツリー構造のカップリング効果を解析 するため、R&S®FSWP-B1オプションによってスペクトラム・シグ ナル・アナライザのフル機能を追加することができます。 PCIe 5.0に準拠した32 GT/sのデータレートに対して、合計16 個の異なるシステム伝達関数を定義できます。これらの伝達 関数それぞれについて、重み付けされたジッタ結果が150 fs SSC不採用PCIeクロック：位相雑音および重み付けされたジッタ のリミットを下回る必要があります。SSC ONモードでは、重み 付けとジッタ積分を適用する前に、2 MHzまでのSSCスプリア ス（基本波と高調波）を除去する必要があります。簡単に処理 できるよう、このアプリケーションカードのダウンロードセクシ ョンに外部ツールがあります。このツールでは、測定とデータ の後処理（SSCスプリアス除去、重み付け、ジッタ積分、および 異なるシステム伝達関数から最も高いジッタ結果を識別）を 自動化します。ツールは、R&S®FSWP（R&S®FSWP-B60または R&S®FSWP-B61オプションが必要）とR&S®FSPNをサポートし ており、PCIe 6.0までのPCIeバージョンに対応しています。 まとめ R&S®FSWPは、SSC OFFモードとSSC ONモードの両方で低 ジッタクロックのテストに必要な機能を提供します。位相雑音 測定での非常に高いAM抑圧のほか、最新の高速デジタルデザ SSC採用PCIeクロック：位相雑音 インの低ジッタクロックでの正確なジッタ測定に必要な、優れ た位相雑音感度が得られます。 詳細はこちら www.rohde-schwarz.com/product/fswp www.rohde-schwarz.com/product/fspn SSC採用PCIeクロック：位相雑音トレースおよびPCIeジッタ結果の後処理 HDMIおよびHDMI High-Definition Multimedia Interfaceという用語、ならびにHDMIロゴは、HDMI Licensing LLCの米国またはその他の国々における商標または登録商標です。 Rohde & Schwarz GmbH & Co. KG R&S® は、ドイツRohde & Schwarz の商標または登録商標です。 www.rohde-schwarz.com PD 5215.8393.96 | Version 03.00 | 4月 2022 (sk) 高速デジタルデザインにおけるクロックの真の ジッタ性能の検証 ローデ・シュワルツ トレーニング 掲載されている記事・図表などの無断転載を禁止します。 www.training.rohde-schwarz.com おことわりなしに掲載内容の一部を変更させていただくことがあります。 ローデ・シュワルツ カスタマーサポート あらかじめご了承ください。 www.rohde-schwarz.com/support © 2018 - 2022 Rohde & Schwarz GmbH & Co. KG | 81671 Munich, Germany 5215.8393.96 03.00 PDP/PDW 1 ja 5215839396