高ダイナミック・レンジの RFトランシーバーはミッション・クリティカルな通信のブロッキングに関する課題をどのように解決するのか

Technical Article 高ダイナミック・レンジの RFトランシーバーは ミッション・クリティカルな 通信のブロッキングに関する課題を どのように解決するのか Haijiao Fan、 製品アプリケーション・エンジニア 概要 ディストーション（DPD）、ダイナミック・プロファイル・スイッ 限られたスペクトルと商用／プライベート・セルラー・ネット チング（DPS）、デジタル・ダウンコンバータ（DDC）、モニタ・ ワークの利用増大により、無線プラットフォームの開発は、干 モード（MM）、ベースバンド・プロセッサにかかる負荷を大幅 渉が複雑化する状況に直面しています。本稿では、高ダイナ に軽減する先進的キャリブレーション・アルゴリズムを含むミッ ミック・レンジ（DR）のRFトランシーバーADRV9002ソフ ション・クリティカル通信用の先進的な機能が、数多く組み込ま トウェア無線（SDR）が、ミッション・クリティカルな通信用 れています。ADRV9002は非常に優れたDR性能を備えており、 無線や、要求の厳しいその他の高ダイナミック・レンジ・ワイ 最大限の感度とブロッカ耐性を実現して、展開上の課題と干渉信 ヤレス・アプリケーションのブロッキングに関わる課題を、ど 号に対処します。 のように解決できるのか説明します。 レシーバーのブロッキング条件 はじめに レシーバーのDRは最大入力信号とノイズ・フロアの比で、ブロッ ミッション・クリティカルな通信システムは、救急業務、ユーティ カ（妨害信号）が存在する状態で低レベルの信号を回復するレ リティ・サービス、政府用の無線システムや防衛用戦術無線シス シーバーの能力を決定する重要な指標の1つです。検出可能な最 テムなどに不可欠です。こうした通信システムは多くの運用周波 小信号、つまり感度は、信号帯域幅（BW）、レシーバーの復調 数帯に展開され、拡大を続ける商用セルラー・ネットワークと共 閾値（SNRMIN）、およびレシーバーのノイズ指数（NF）によって 存する必要があります。これは無線設計に大きな課題をもたらし 決まります。これは次式で表せます。 ます。レシーバーは、大きなブロッキング信号や干渉信号が存在 Sensitivity = –174 dBm/Hz+NF+10×log1 0 (BW)+SNRMIN (1) する中で、極めて低レベルの信号を解読しなければならないから です。更に、携帯型の端末を使用する多くのケースでは、サイズ、 図1に示すLOの位相ノイズと相互ミキシング・メカニズムのた 重量、および消費電力（SWaP）も、設計時に考慮すべき重要な めに、ブロッカの大きなエネルギーが目的信号に拡散してレシー 点となります。集積化されたSDR ICを使用すれば、多くの周波 バーの感度を低下させる可能性があります。この場合は、ブロッ 数帯をカバーして必要なDRを実現し、混雑の度を増す運用環境 カが大きくて目的信号に近いほど、レシーバーの感度低下も大き での展開に小さいフォーム・ファクタで対応することができます。 くなります。大きいブロッカは、それ自体がレシーバーのフロン ト・エンドに非直線性を生じさせて、目的信号の帯域にスプリア これらのニーズを満たすために、新たなファミリのSDRが設計さ スが必要となる可能性もあります。目的信号から等しい周波数オ れました。ADRV9002 RFトランシーバーは多くのミッション・ フセット位置にある2つの大きいブロッカの3次相互変調積は要 クリティカルな通信市場向けに設計されたもので、狭帯域（NB、 求信号帯域内に入り込み、レシーバーの性能を低下させます。 低周波数からkHz範囲まで）と広帯域（WB、40MHzまで）両 方の動作に対応しています。ADRV9002は高集積のRF／ビット 変換システム・プラットフォームで、統一されたソフトウェア・ プログラマブル・アーキテクチャを採用しており、高速周波数 ホッピング（FFH）、マルチチップ同期（MCS）、デジタル・プリ VISIT ANALOG.COM/JP

図4に示すスーパーヘテロダイン・アーキテクチャのタイプは、 Blocker Blocker Spread Out due to Reciprocal Mixing 帯域内と帯域外のブロッカとイメージの除去に関して外部BPF （RFとIFの両方）に大きく依存しており、レシーバーおよびトラ ンスミッタ用の他のディスクリート部品への依存度も高くなって います。このようなアーキテクチャでは、無線のサイズ、重量、 Wanted Signal Mixer Wanted Signal コストを削減する能力と、複数標準をサポートする能力が制限さ れます。 LO with Phase Noise ADRV9002のレシーバー・アーキテクチャ ADRV9002のトップレベル・レシーバー・アーキテクチャを図 図1　相互ミキシング。 5に示します3。このアーキテクチャには2つの同じレシーバーが 使われています。アナログ・フロント・エンド（AFE）には、プ レシーバーに許容される様々な妨害信号とそのレベルに関する ログラマブル・フロント・エンド・アッテネータ、マッチングさ 条件を定めたDMR1標準とTETRA2標準を図2と図3に示しま れたIおよびQミキサー、プログラマブルな1次または2次ロー す。これらの標準は各種無線に対し、1MHz（DMR）と500kHz パス・フィルタ（LPF）、およびチャンネルあたり2セットのADC （TETRA）の周波数オフセットで、少なくとも84dBcのブロッキ （高性能（HP）および低消費電力（LP）のもの）が含まれていま ングに対処できることを求めています。無線メーカーでは、より す。デジタル・フロント・エンド（DFE）には、デシメーション・ 高い競争力を実現するために90dBc以上を目標とするのが普通 フィルタ、DDC、プログラマブルFIR（PFIR）フィルタ、補正ア です。同様に、隣接チャンネル選択度、スプリアス除去、相互変 ルゴリズム・モジュールなどを含む一連のデジタル信号処理ブ 調応答除去などについても、レシーバーは、ある程度のマージン ロックが含まれています。ADRV9002のレシーバーは、柔軟な をもってこれらすべてのタイプのブロッキングに対処できる必要 NBおよびWBモード・サポート、自動または手動ゲイン制御、 があります。 ダイレクト・コンバージョン、あるいはIF動作などの機能を備え 広く使われている従来のスーパーヘテロダイン・アーキテクチャ ています。高集積のRF／ビット変換レシーバーは、図4の破線 では、図2と図3に例を示したDMR/TETRAブロッキング条件 で囲まれたすべての機能ブロックと置き換えることができます。 を満たすために、図4に示すようにRF信号を1つまたは2つの ADRV9002を使用することではるかに簡素化されたミッショ 中間周波数にダウンコンバートします。バンド・ブロッカの除去 ン・クリティカル通信レシーバーを、図6に示します。 と、VHF/UHF帯用ミキサー1のイメージ除去のために、チュー HPADCとLPADCのセットを使用している点がADRV9002の ナブルBBPのペア（BPFa、BPFb）を使用します。あるいは、 設計のユニークな点で、これは、最大限の直線性（IIP3）と最適 800MHz/900MHzといった高い周波数帯では、シングルSAW な消費電力のトレードオフを実現します。HPADCとLPADCは バンド・フィルタを使用することができます。ミキサー1の後段 同等レベルのノイズとDRを有しており、HPADCはLPADCと比 にある水晶BPFフィルタは、ミキサー2のチャンネル選択度とア 較してIIP3性能が約5dB向上していますが、消費電力が大きく ンチイメージ性を確保するために、シャープな周波数応答性を なっています。フロント・エンドにおけるLNAゲインの結果とし 備えています。AD9864のようなICは、2つめのミキサー、IF/ て、アンテナ入力におけるHPADCとLPADCのシステムNFは同 CLKシンセサイザ、ADC、プログラマブル・デシメーション・フィ 等になると見込まれます。ADRV9002のレシーバーの高速アナ ルタなどの機能を内蔵しており、良好なチャンネル内S/N比を実 ログおよびデジタル・ピーク・ディテクタ機能を利用すると、大 現できます。 Blocking Rejection Intermodulation 84 dB –23 dBm Response Rejection 65 dB DMR Desired Channel –107 dBm –42 dBm –42 dBm (12.5 kHz/8 kHz) Adjacent Spurious Channel Response Selectivity Rejection -107 dBm 3 dB 70 dB 60 dB –47 dBm –37 dBm Above Sensitivity Level 12.5 kHz 1 MHz 25 kHz 12.5 kHz 0 12.5 kHz 25 kHz 1 MHz F 50 kHz 50 kHz C 図2. DMR標準の定めるブロッキング条件。 2 高ダイナミック・レンジのRFトランシーバーはミッション・クリティカルな通信のブロッキングに関する課題をどのように解決するのか

Intermodulation –84 dB Blocking Rejection –25 dBm Response Rejection 62 dB –79 dB –30 dBm Spurious –47 dBm –47 dBm Response Rejection –74 dB –35 dBm 64 dB –45 dBm –69 dB –40 dBm –109 dBm 3 dB Above TETRA Desired Sensitivity Level Channel –109 dBm 25 kHz (25 kHz/18 kHz) 0 50 kHz 100 kHz 200 kHz 500 kHz F 200 kHz 200 kHz C 図3. TETRA標準の定めるブロッキング条件。 Crystal LNA BPFb Mixer 1 BPF IF AMP Mixer 2 RF ADC Digital DBB Filters DSP/ARM BPFa Rx LO1 Rx LO2 RF IF CLK Synthesizer Synthesizer Synthesizer 図4. 従来型のスーパーヘテロダイン・レシーバー。 Rx2 Rx1 AFE DFE RX1A+ HP ADC LPF Digital Signal Processing: RX1A– Narrow-band/Wideband Decimation 0° LO1 LP ADC DC Offset Correction (DC) Quadrature Error Correction (QEC) Data Port Numerically Controlled Oscillator (NCO) CMOS-SSI To BBP RX1B+ 90° LO2 Programmable FIR Filter (pFIR) or LVDS-SSI LP ADC Receiver Signal Strength Indicator (RSSI) RX1B– LPF Frequency Offset Correction Phase Offset Correction HP ADC Overload Detectors Internal Observation 図5. ADRV9002のトップ・レベル・デュアル・レシーバー・アーキテクチャ。 ADRV9002 RX ADC N M LPF BPF LNA Balun Antenna In 0° NCO 90° IL: 3 dB HMC8410 IL: 1 dB LPF Gain: 19 dB ADC N M NF: 1.4 dB 図6. ADRV9002を使用したミッション・クリティカル通信レシーバーのブロック図。 VISIT ANALOG.COM/JP 3

きいブロッカが検出されたり無くなったりした時点でHPADCと ダイナミック・レンジ LPADCの使用を動的に切り替えることができるので、レシーバー レシーバーは、ブロッカおよび目的信号に対応するために十分 の直線性と消費電力のバランスをうまく保つことができます。 なDRを備えていなければなりません。図4に示す従来型のスー パーヘテロダイン・レシーバーと異なり、ADRV9002のレシー ADC（HPADCとLPADCの両方）の信号伝達関数（STF）はロー バーはブロッカの除去を外部BPFに依存しません。ADRV9002 パス・フィルタ応答を備えており、アンチエイリアシング・フィ のレシーバーは約150dBc/HzのDRを備えており、これはレシー ルタとして動作して、サンプル・レート付近でのブロッカを大幅 バー・パスのアナログ／RFセクションでブロッカと目的信号の に減らします。また、ADC前段にあるアナログLPFのアンチエ 両方に対処し、デジタル化するのに十分な値です。また、そのお イリアシング条件も緩和します。ADRV9002のADC STFとア かげで、デジタル領域でブロッカを効率的に除去することができ ナログLPFの周波数応答を図7に示します。ここで、HPADCは ます。最大ゲインにおけるADRV9002のレシーバーのDR計算 2.2GHzのサンプル・レートで動作します。LPFは1次に設定さ を式2に示します。 れていて、f1 dB周波数は約20MHzです。ADCが高DRである ことから、ADRV9002は、ブロッカ除去とチャンネル選択度に DR (dBc/Hz) = Maximum Input Signal Power – Noise Floor ついてはアナログLPFに依存していません。したがってアナログ = (–11.4 dBm) – (–174 dBm/Hz + 12.5 dB) (2) LPFは、およそ5MHz～50MHzの帯域幅を持つ設定変更可能な = 150.1 dBc/Hz 1次または2次LPFとして設計されています。これはADCのため ここで、–11.4dBmはADRV9002のレシーバーのフルスケール のアンチエイリアシング機能を提供し、帯域外のブロッカを減衰 入力電力（FSIP）の代表値で、12.5dBは同じくNFの代表値です。 させる助けとなります。チャンネル・フィルタは、PFIRフィルタ によりデジタル・データ・パスの最後で実行されます。 ADRV9002のレシーバーは、約20dBの最大ゲインと34dBの ゲイン制御範囲を備えています。制御範囲はミキサー前段のアッ Rx Analog BB Path Response テネータで設定し、減衰を大きくするほどレシーバーのゲインは 10 小さくなります。レシーバーのNFと直線性はdB単位のトレー 0 –10 ドオフが可能で、ゲインを1dB減らすとNFが1dB増加し、IIP3 –20 とIIP2も1dB増加します。同様に、ゲインを1dB減らすとFSIP –30 が1dB増加します。異なるゲインにおけるADRV9002のレシー –40 バーのNF、IIP3、IIP2、FSIPを図8に示します。式2に基づき、 –50 ADRV9002の150dBc/HzというDRはレシーバーのゲイン制御 –60 範囲内に維持することができます。 –70 –80 RX NF, IIP3, IIP2, FSIP vs. Gain BB LPF Res. 108 –90 HP_ADC_2.2 GHz HP_ADC_2.2 GHz + BB LPF –100 1 10 100 1000 10,000 88 BB Frequency Offset (MHz) Input NF Input IP3 図7　ADRV9002のADC STFとアナログLPFの周波数応答 68 Input IP2 Input FSIP ADRV9002のレシーバーは40MHzのRF帯域幅まで対応可能で、 48 プログラマブルNCOとDDCによって中間周波数から±20MHz までデジタル的にダウンコンバートすることができます。これは、 28 NB信号とWB信号の両方に機能します。これにより、レシーバー 8 の柔軟なダイレクト・コンバージョンやIF動作が実現されていま す。入力信号がADC後段のデジタル・フィルタによって歪まな –12 いようにするには、オフセットIFにRF信号BWの½を加えた値 20 18 16 14 12 10 8 6 4 2 0 -2 -4 –6 ADRV9002 Receiver Gain (dB) が常に20MHz未満になるようにする必要があります。 図8　ADRV9002のレシーバーのNF、IIP3、IIP2、FSIPとゲインの関係 図6には、レシーバー、LNA前段のフロント・エンドの挿入損失 ADRV9002のレシーバーのブロッキング許容値 （IL）、およびLNAのゲインが示されています。NFはシステム全 既に述べたように、目的信号を上回る最大ブロッキング許容値ま 体のノイズ・フロアを支配し、その結果としてシステムのDRを たは最大許容ブロッカ電力は、主に以下の要素によって決まりま 支配します。システムのNF（NFSYS）は、式3で計算できます。 す。 NY S Y S (dB) = 10 × log10{FF E + (FL N A –1)/AF E X ダイナミック・レンジ（レシーバーの最大入力信号とノイズ・ フロアの比） + (FB A L U N –1)/(AF E × A L N A )+ (3) + (FT R X –1)/(AF E × A L N A × A B A L U N )} X レシーバーの直線性（歪み積が必要チャンネルに入り込むと いう状況におけるもの） X IFモードでのイメージ除去（妨害信号がイメージ周波数に生 じる場合のみ） X LOの位相ノイズ 4 高ダイナミック・レンジのRFトランシーバーはミッション・クリティカルな通信のブロッキングに関する課題をどのように解決するのか Normalized Magnitude Response (dB) INF (dB), IIP3, IIP2, FSIP (dBm)

Max (FS) Power Headroom Margin (HR) Blocker PAR (PARBLK) Blocker Dynamic Range Blocker to Desired Signal Power (PBLK-TO-DESIRED) Desired Channel Noise Floor SNRMIN Noise Floor 図10. DR条件の分析図。 ADRV9002 Evaluation Board Signal Generator ADC N M Desired Signal PC LPF SSI Rx Ethernet Input 0° FPGA ADRV9001 Combiner Balun NCO Board 90° TES LPF Signal Generator Blocker ADC N M External LO Source 図11. ADRV9002のブロッキング・テスト図。 ここで、 異なるADRV9002ゲインにおけるアンテナ入力でのシステム DRとNFを図9に示します。これは、ADRV9002の広いレシー X FFEはLNA前段にあるすべてのフロント・エンドのノイズ係数、 バーDR設計に基づくものです。システムDRは常にフロント・エ X AFEはLNA前段にあるFEのリニア挿入損失、 ンドのLNAによって制限されるため、LNAはシステムの観点か X FLNAはLNAのノイズ係数、 ら慎重に設計する必要があります。 X ALNAはリニアLNAゲイン、 152 25 X FBALUNはバランのノイズ係数、 150 X ABALUNはバランのリニア挿入損失、 20 X FTRXはADRV9002のノイズ係数です。 148 図6のレシーバーでは、LNA前段に3dBのフロント・エンド挿入 146 15 損失があります。LNA（HMC8410）のNFは1.4dB、ゲインは 19dBです。バランの挿入損失は1dB、ADRV9002のレシーバー 144 のNFは最大ゲイン時で12.5dBです。式3によると、このレシー 10 バーのシステムNFは約5.1dB、アンテナからADRV9002まで 142 Antenna In DR System NF の合計ゲインは15dBです。式2を使用すると、ADRV9002の ADRV9002 DR 140 5 最大ゲイン時のアンテナ入力におけるシステムDRは、およそ次 20 18 16 14 12 10 8 6 4 2 0 -2 -4 –6 ADRV9002 Receiver Gain (dB) のようになります。 図9　システムNFおよびDRとADRV9002ゲインの関係 DR S Y S (dBc/Hz) = (–11.4 dBm – 15 dB) 無線設計を行う際には、式5を使ってレシーバーDRの条件を予 –(–174 dBm/Hz + 5.1) (4) = 142.4 dBc/Hz 測したり、与えられたレシーバーDRに対して許容される最大ブ ロッカと目的信号の比率を予測したりすることができます。式5 に対するDRの予測図を図10に示します。 VISIT ANALOG.COM/JP 5 Dynamc Range(dBc/Hz) System NF (dB)

DR (dBc/Hz) = PB L K - T O -D E S I R E D (dBc) + PARB L K + HR 3dBの開きがあります。これは、主にLOとブロッカの位相ノイ + SNR + 10 × Log (BW) (5) MIN ズの影響です。 CWブロッカを伴う代表的なDMR信号を例として使用します。 CW Blocker Rejection 104 DMRの目的信号帯域幅が8kHzだとすると、SNRMINは約7dB、 CWブロッカのPARは0dB、ヘッドルーム・マージンは1dBで 102 す。次に式5に基づき、ADRV9002のDRが150dBc/Hzの場合 100 は、少なくとも7dBのS/N比で目的信号より103dBcも大きい 98 CWブロッカを許容できる、という結果を導くことができます。 96 94 PB L K -T O - D E S I R E D (dBc) = 150 dBc/Hz DR – 0 PARBLK CW Blocker Rejection –1 dB HR – 7 dB SNRMIN (6) 92 for SNR = 7 dB, Des. BW = 8 kHz – 10 × Log(8e3) = 103 dBc 90 Blocker Wenzel at 153.6 MHz 88 HP861M Ext. 2xLO 同様に、ブロッカが約10.3dBのPARを持つLTE10の広帯域信号 Move LO for Freq. Offset Desired Channel at Around 150 MHz 86 の場合、ADRV9002のDRが150dBc/Hzであれば、92.7dBc –10 –8 –6 –4 –2 0 2 4 6 8 10 のLTE10ブロッカを許容できます。 Blocker Offset Freq. from Desired (MHz) 図12　DMRプロファイルによるADRV9002の CWブロッカ許容値テストの結果。 PB L K -T O - D E S I R E D (dBc) = 150 dBc/Hz DR – 10.3 PARBLK –1 dB HR – 7 dB SNRMIN (7) LTE10 Blocker Rejection (KS N5182B Sig. Gen.) – 10 × Log(8e3) = 92.7 dBc 90 上記の予測はDRおよびブロッカだけの観点によるもので、LO 89 の位相ノイズ性能も、目的信号に対する最大許容ブロッカの値を 低下させる可能性があります。ADRV9002のレシーバーにおけ るブロッキング用の高DRというコンセプトを検証するには、ブ 88 ロッカを生成する高品質のシグナル・ジェネレータと外部LOが LTE10 Blocker 必要です。LNAを使用する場合は、フロント・エンドLNAの直 Rejection for 87 SNR = 7 dB, 線性（IIP3）がテストを制限しないようにする必要があります。 Des. BW = 8 kHz Desired Channel at 860 MHz 上記の分析と計算を検証するADRV9002ブロッキング・テス Blocker PAR = 10.3 dB wrt CW, BW = 10 MHz トのセットアップを図11に示します。ADRV9002はDMRプロ 86 6 7 8 9 10 11 12 ファイルに設定されています。IFは490kHzで、レシーバー用 Blocker Center Offset Freq. from Desired (MHz) に外部LOを使用します。ADRV9002のレシーバー入力におけ 図13　DMRプロファイルによるADRV9002の LTE10ブロッカ許容値テストの結果。 る目的レシーバー信号は約–108dBmで、シグナル・ジェネレー タを異なる出力ブロッカ周波数オフセットに設定し、求められる 以上のDMRモードによるADRV9002のDR予測とテスト結 信号S/N比が式1のSNRMIN（DMRの8kHz信号BWの場合で約 果は、ADCの前にフィルタがないことを前提としています。 7dB）に低下するまでブロッカのレベルを増加させます。次いで、 ADRV9002のアナログLPFは、ブロッカを部分的に減衰させる 対応する周波数オフセットにおける最大ブロッカ許容値を記録し ことができます。これは特に、ブロッカがより高いオフセット周 ます。 波数に移動した場合（例えば5MHz以上）などに結果を改善しま す。 図12と図13に、目的信号に近いCWブロッカとLTE10ブロッ カを使った、ADRV9002のDMRプロファイル・ブロッキング・ 直線性 テストの結果を示します。 2つの大きなブロッカの3次相互変調積（あるいは広帯域ブロッ このCWブロッカ・テストにおける目的信号は約150MHzです。 カの3次非直線性成分）は、目的信号の帯域内に発生してレシー 外部LOとCWブロッカには、それぞれ優れた位相ノイズ特性の バーの感度を低下させる可能性があります。レシーバーの直線性 信号源が1つずつ、計2個使われています。したがって、LOとブ は、全体的なブロッカ許容値をDRの下限値未満に制限します。3 ロッカの位相ノイズは基本的にブロッキング・テストに影響しま 次非直線性歪みの単純な分析は、IP3（3次インターセプト・ポイ せん。ADRV9002のCWブロッカ除去テストの結果は、ブロッ ント）の概念を使って行うことができます。広帯域ブロッカの非 カの周波数オフセットが1MHzであるという点を除き、103dBc 直線性の影響が目的信号の帯域内に生じる、という状況を図14に を上回るという予測と非常によく一致します。オフセットはIF周 示します。広帯域ブロッキングの分析には、簡略化した2トーン・ 波数の約2倍であり、イメージ除去性能によって制限されます。 モデルを使用することができます。各トーンの電力は合計ブロッ カ電力の半分で（PBLK –3dB）、間隔はそのブロッカのBWに等し もう1つのテスト・ケースであるLTEブロッカ・テストでは、 く、歪み成分の電力（PIM）は広帯域ブロッカのそれぞれの側の合 目的信号を860MHzに設定し、変調されたLTE10ブロッカを 計歪み電力と等しくなります。図2と図3のDMR/TETRA標準の Keysight N5182Bシグナル・ジェネレータで生成して、外部LO 相互変調除去応答は未変調干渉信号と変調信号によって検証され にはADF5335 PLLを使用します。LTE10ブロッカ除去テスト ますが、DMR/TETRAの変調信号は狭帯域なので、相互変調除去 の結果も予測値の92.7dBcに非常に近い値を示しましたが、約 6 高ダイナミック・レンジのRFトランシーバーはミッション・クリティカルな通信のブロッキングに関する課題をどのように解決するのか Rejection (dBc) Rejection (dBc)

応答は図14の2トーン・モデルに単純化することもできます。こ –87dBcのブロッカ）を満たすことができます。実際には、広帯 こで、BWはDMR/TETRAテスト仕様によって定義される2つの 域ブロッキングの場合に目的信号の帯域内になるのは3次歪み 干渉信号間隔になります。 の一部だけで、その比率は10 × log10（156kHz/7.5MHz）で す。ここで、156kHzは要求信号BWで、7.5MHzはブロッカ Blocker の中央から3次歪みまでのオフセットです。したがって、目的 PBLK –3 dB PBLK –3 dB 信号帯域内の有効歪み電力はPIMよりはるかに小さくなります。 ADRV9002のレシーバーの直線性には、RED仕様を満たせるだ けの十分なマージンがあります。 IMD3 3rd Order Distortion from Blocker –30 dBm 3rd Order Desired Signal Distortion PIM BW BW BW LTE Blocker Offset Frequency Desired Signal –117 dBm 図14　ブロッカの非直線性と分析。 156.25 kHz 5 MHz 2トーン・モデルの3次相互変調歪み（IMD3）によるレシーバー のIP3は、次式で表せます。 1514.5 MHz 1518 MHz 1559 MHz IP3 (dBm) = PI (dBm) + [PI (dBm) – PIM (dBm)]/2 (8) 図15　衛星レシーバーのブロッカ条件（ETSI REDに適合）。 ここでPIは入力トーン電力、PIMは3次歪み電力です。 これらの計算で考慮しているのはADRV9002のレシーバー の3次歪みだけだという点に留意してください。この分析は、 ADRV9002のレシーバーのIIP3（代表値）は、HPADC使用時 ADRV9002のレシーバーの直線性には、DMR標準のブロッキン で26dBmです。ADRV9002の直線性がDMRの相互変調除去 グ相互変調除去仕様とRED仕様を満たせるだけの十分なマージ 応答の条件を満たすことができるかどうかを分析するには、図6 ンがあることを示しています。ADRV9002のレシーバーでは、 のレシーバー・セットアップを使用します。ADRV9002までの dB単位でゲインと直線性のトレードオフが可能です。ゲインを小 合計FEゲインは15dBです。図2は、ADRV9002入力における さくすればIIP3が大きくなり、上記のブロッキング相互変調除去 –107dBmの目的信号が–92dBmとなり、3次歪み（PIM）によっ のマージンも大きくなります。システム設計の観点からすると、 て生じる最大許容ノイズが、7dBのSNRMINで–99dBmとなるこ 外部フロント・エンドのLNAの直線性がシステム全体の直線性を とを示しています。式5から、ADRV9002入力における最大許 制限する可能性があります。このため、慎重な設計が求められます。 容PIは–15.7dBmと計算でき、アンテナ入力では–30.7dBmとな りますが、これはDMR標準の求める–42dBmよりかなり高い値 IF動作とイメージ除去 です。同様に、ADRV9002のレシーバーのIIP3はLPADC使用時 IF動作では、イメージ周波数（目的周波数 – 2×IF）のブロッカ で22dBmです。これは、アンテナ入力では約–33.3dBmの最大 がミキサー後段で目的信号帯域にダウンコンバートされて、レ PIを許容できることになりますが、それでもDMRの相互変調除 シーバーの感度を低下させる可能性があります。レシーバーの性 去条件を満たすことができます。 能を維持するには、ブロッカのイメージを除去するか、十分に低 同様に、RED（Radio Equipment Directive：無線機器指令）に いレベルまで抑制する必要があります。イメージ周波数における 準拠したSES（Satellite Earth Stations and Systems：衛星地 ブロッカとその除去条件を図15に示します。イメージ周波数に 球局およびシステム）4の干渉ブロッキング条件は、図15に示す おけるブロッキング条件は、図2と図3に示すDMR/TETRA標準 ように、2.5dBのSNRMINで最大87dBcのLTE 5MHzブロッカを のスプリアス応答除去に分類できます。DMRの70dBcスプリア 許容できることをレシーバーに求めています。図6と同じレシー ス応答除去と7dB SNRMINの例では、レシーバーのイメージ除去 バーを使用した場合、ADRV9002の入力におけるブロッカはFE を少なくとも77dBcとして、更にマージンを追加する必要があ ゲイン15dBで–15dBmとなり、ADRV9002入力での目的信号 ります。 は–102dBmとなります。LTE 5MHz信号のPARを7.5dBとし 従来型のIF動作では、ミキサー前段でのイメージ周波数における てADRV9002のフルスケールに1dBのマージンを見込むと、 ブロッカを除去するためにシャープなRFフィルタ（図4のBPFb） –15dBmのLTEブロッキング信号に対処する場合、ADRV9002 が必要になるか、実用的な外部フィルタ（図4の水晶BPF）を使 のレシーバーには最大ゲインから5dBのバック・オフが必要で 用して2番目のミキサーの前でブロッカ・イメージを除去できる あり、図8ではADRV9002のIP3は約15dBのゲインで31dBm ように、非常に高いIFが必要になります。あるいは、その両方が となります。図14に示すように、広帯域5MHz LTEブロッカ 必要になることもあります。 は、IM3予測のために2トーン・アプローチに単純化できます。 ADRV9002の入力におけるそれぞれのトーン電力PIは–18dBm です。式5から、3次歪み電力PIMは–116dBmで、ブロッカの 一方の側の歪み電力はブロッカに対して–98dBcです。これは、 REDのブロッキング条件（要求信号比–2.5dB SNRMINに対して VISIT ANALOG.COM/JP 7

Blocker Blocker at Image Frequency Phase Noise Desired Signal dBc/Hz RF Frequency Desired Channel IF LO IF Noise Floor Original Blocker Offset Frequency Image 図17　LO位相ノイズ条件モデル。 Rejection DMRを例として使用すると（7dB SNRMIN、8kHz BW）、1MHz Blocker Image BB Frequency におけるブロッカの条件は84dBcです。標準に定める条件を満 たすには、1MHzオフセットにおけるLO位相ノイズを–130dBc/ 0 IF Hz未満とする必要があります。 図16　イメージ周波数におけるブロッカとその除去。 ADRV9002はRF PLLとVCOを内蔵しており、位相ノイズ性 ADRV9002のイメージ除去アルゴリズムは、I/Qをバランス 能が改善されています（ADRV9002のデータシートに記載され させます。したがって、イメージ周波数におけるブロッカは、 た位相ノイズのグラフを参照）。1MHzオフセットにおけるLO ADRV9002のデジタル部分で除去できます。ADRV9002は、 位相ノイズは470MHz LOで–141.4dBc/Hz、900MHz LOで IFモードのNB信号に関して約90dBcのイメージ除去性能を備え –136.5dBc/Hzです。ADRV9002の内部LOは、DMR標準のブ ています。これは、前出の計算に基づき、DMRの70dBcスプリ ロッキングLO位相ノイズ条件を満たすことができます。 アス応答除去条件を満たせるだけの大きいマージンを残します。 この性能レベルでは、ADRV9002には必ずしもイメージ除去用 ADRV9002は、より高性能の外部LOを使用してレシーバーの の外部RF BPFは必要ありません（少なくとも、外部RF BPF条件 ブロッキング性能を向上させられるように、外部LO入力も備え は緩和されます）。より強力なイメージ除去性能がシステムに必 ています。 要な場合は、ADRV9002を高IFモードに設定して、目的信号と イメージの間に最大限のスペース（約40MHz）を作り出すこと まとめ ができます。したがって、外部BPFでイメージ周波数におけるブ 本稿では、高いDRと直線性を備えた設計のADRV9002システ ロッカを減衰させることができます。ADRV9002は柔軟な可変 ムで、ミッション・クリティカルなワイヤレス・アプリケーショ IF動作が可能で、ユーザーはシステム条件に基づいてIFを設定で ンの難しいブロッキング上のニーズをうまく満たす方法を示して きます。 きました。この高集積プラットフォームは、幅広い帯域と標準を カバーします。また、その最小限のBOMは多くの用途への使用 LOの位相ノイズ に適しています。 LOの位相ノイズと相互ミキシングが原因で、大きいブロッカが レシーバーの感度を低下させる可能性があります。ブロッカから 要求チャンネルへのオフセット周波数におけるLO位相ノイズは、 レシーバーの相互ミキシング成分が目的帯域における必要S/N比 を低下させることがないように、十分小さくする必要があります。 変調されたブロッカについては、帯域幅中央のCWトーンとブ ロッカの合計電力でブロッカをモデル化して、分析を容易にする ことができます。LO位相ノイズ条件のモデルを図17に示します。 位相ノイズ条件は次式で予測できます。 PN(dBc/Hz at Freq. Offset) < –PB L K - T O D E S I R E D (dBc) –SNRM I N – 10 × Log10 (BW) (9) ここで、PBLK-TO-DESIREDは、所定の周波数オフセットでの目的信号 を上回るブロッカ電力の最大許容値です。 8 高ダイナミック・レンジのRFトランシーバーはミッション・クリティカルな通信のブロッキングに関する課題をどのように解決するのか

参考資料 1“ ETSI EN 300 113-1. Electromagnetic Compatibility and 著者について Radio Spectrum Matters (ERM); Land Mobile Service; Haijiao Fan Radio Equipment Intended for the Transmission of 集積化RFトランシーバー製品のアプリケーションとサポー Data (and/or Speech) Using Constant or Non-constant トを専門とするアナログ・デバイセズの製品アプリケー Envelope Modulation and Having an Antenna Connector; ション・エンジニアです。2003年に中国の西北工業大学 Part 1: Technical Characteristics and Methods of で電気工学の学士号を、2006年に修士号を取得していま Measurement.” European Telecommunications Standards す。2012年7月のアナログ・デバイセズ入社以前は、6年 Institute, 2003. 間にわたりFPGAおよびシステムのシニア・エンジニアを していました。 2“ ETSI EN 300 394-1. Terrestrial Trunked Radio (TETRA); 連絡先：haijiao.fan@analog.com Conformance Testing Specification; Part 1: Radio.” European Telecommunications Standards Institute, 2001. 3 A DRV9001 System Development User Guide (UG 1828). EngineerZone® アナログ・デバイセズ、2021年10月。 オンライン・サポート・コミュニティ 4“ ETSI EN 301 444. Satellite Earth Stations and Systems アナログ・デバイセズのオンライン・サポート・コミュ (SES); Harmonized Standard for Land Mobile Earth ニティに参加すれば、各種の分野を専門とする技術者と Stations (LMES) and Maritime Mobile Earth Stations の連携を図ることができます。難易度の高い設計上の問 (MMES) Providing Voice and/or Data Communications, 題について問い合わせを行ったり、FAQを参照したり、 Operating in the 1,5 GHz and 1,6 GHz Frequency Bands ディスカッションに参加したりすることが可能です。 Covering the Essential Requirements of Article 3.2 of the Directive 2014/53/EU.” European Telecommunications Standards Institute, 2021. Visit ez.analog.com ＊英語版技術記事はこちらよりご覧いただけます。 VISI T A N A L O G . C O M /JP お住いの地域の本社、販売代理店などの情報は、analog. ©2022 Analog Devices, Inc. All rights reserved. com/jp/contact をご覧ください。 本紙記載の商標および登録商標は、各社の所有に属します。 Ahead of What’s Possibleはアナログ・デバイセズの商標です。 オンラインサポートコミュニティEngineerZoneでは、アナ ログ・デバイセズのエキスパートへの質問、FAQの閲覧がで きます。 TA23661-3/22